Register and Counter

 

Register 

Register adalah rangkaian yang tersusun dari satu atau beberapa flip-flop yang digabungkan menjadi satu. flip-Flop disebut juga sebagai register 1 bit. Jadi untuk menyimpan 4 bit data, register harus terdiri dari 4 buah flip-flop,Register selain digunakan sebagai penyimpan data, juga sering digunakan sebagai Counter dan operasi bilangan.

Untuk menyimpan data pada register, dapat dilakukan dengan dua cara : 

1. Disimpan secara sejajar (Parallel In) : Pada cara ini semua bagian register atau masing-masing flip-flop di isi (dipicu) pada saat yang bersamaan. 

2. Disimpan secara seri (Serial In) : Pada cara ini, data dimasukkan bit demi bit mulai dari flipflop yang paling ujung (dapat dari kiri atau dari kanan), dan digeser sampai semuanya terisi. Bila data digeser dari kanan kekiri disebut “Register geser kiri” (Shift Left Register), sebaliknya bila data digeser dari kiri kekanan disebut “Register geser kanan” (Shift Right Register).

Seperti pada penyimpanan data, untuk mengeluarkan data juga dapat dilakukan dengan dua cara : 

1. Dikeluarkan secara sejajar (Parallel Out) 

2. Dikeluarkan secara seri (Serial Out) 

Sehingga Register dapat dibagi atas: 

1. Parallel In – Parallel Out (PIPO) 

2. Serial In – Serial Out (SISO) 

3. Parallel In – Serial Out (PISO) 

4. Serial In – Parallel Out (SIPO)

Parallel In - Parallel Out (PIPO)

Untuk register Parallel In – Parallel Out, semua bit-bit data muncuk pada keluaran-keluaran paralel secara mendadak mengikuti masukan yang simultan dari bit-bit data. Rangkaian ini dibangun dengan D flip-flop.

Masukan-masukan D dan keluaran Q adalah paralel. Sekali register di-clock, semua data di D input muncul pada keluaran Q yang berhubungan secara simultan. Bidirectional Shift Registers Register yang didiskusikan hanya mengenai operasi register geser kanan. Setiap operasi geser kanan memiliki efek secara berturut-turut membagi bilangan biner dengan dua. Jika operasi berkebalikan (geser kiri), hal ini memiliki efek perkalian bilangan dengan dua. Dengan susunan penyediakan gerbang yang sesuai suatu register geser seri dapat menampilkan kedua operasinya. Suatu register dua arah dalah  data dijadikan geser kanan atau kiri. Bidirectional Shift Registers menggunakan D flip-flop ditunjukan dibawah.

Dalam hal ini kumpulan gerbang NAND dikonfigurasi sebagai gerbang OR untuk memilih data masukan dari dua keadaan stabil yang berdekatan kanan atau kiri (the right or left adjacent bistables), seperti yang dipilih dengan LEFT/RIGHT baris pengontrolan. Animasi dibawah menampilkan geser kanan dua kali, kemudian geser kiri empat kali.  Catatan, perintah empat bit-bit keluaran tidak sama seperti perintah asli/awal empat bit-bit masukan. Mereka secara aktual dikembalikan.

Serial In – Serial Out (SISO) 

Dasar register empat-bit dapat dirangakai dengan menggunakan empat D flip-flop, seperti yang diperlihatkan di bawah. Pengoprasian rangkaian terlihat seperti yang dijelaskan berikut. Pertama-tama register di-clear, memaksa keempat output bernilai nol. Input data kemudian diterapkan secara sekuensial dengan D input dari flip-flop yang pertama di kiri (FF0). Selama pulsa clock, satu bit ditransmisikan dari kiri ke kanan. Menerima suatu kata data menjadi 1001. Least significant bit (LSB) data telah digeser lewat register dari FF0 ke FF3.

Dalam penerimaan untuk mendapat data keluar dari register, mereka harus digeser keluar dengan serial. Ini dapat dilakukan dengan merusak atau tidak merusak. Jika merusak output susunan yang dapat dibaca (destructive readout), data asli hilang dan pada akhir putaran data, semua flip-flop di-reset pada nol.

Untuk menghindari kehilangan data, suatu susunan pembacaan yang tidak merusak (non-destructive reading) dapat dilakukan dengan menambah dua gerbang AND, sebuah gerbang OR dan sebuah inverter pada sistem. Susunan rangkaian ditunjukan dibawah.

Data di angkut pada register saat garis kontrol tinggi (HIGH dengan kata lain WRITE). Data dapat di geser keluar dari register saat garis kontrol rendah ( LOW dengan kata lain READ). Ini ditunjukan dalam animasi di bawah.

Parallel In – Serial Out (PISO) 

Suatu rewgister Parallel In – Serial Out diperlihatkan dibawah. Rangkaian ini menggunakan D flip-flop dan gerbang NAND utuk memasukan data (dengan kata lain menulis) pada register.

D0, D1, D2 dan D3 adalah paralel input, dimana D0 adalah most significant bit (MSB) dan D3 adalah least significant bit (LSB). Untuk menulis data masuk, baris pengontrolan mode diambil pada rendah dan data di-clock masuk. Data dapat digeser saat baris kontrol mode tinggi bersamaan SHIFT aktif tinggi. Register menampilkan operasi geser kanan pada aplikasi satu pulsa clock, diperlihatkan dalam animasi di bawah.

Serial In – Parallel Out (SIPO) 

Dari jenis register ini, bit-bit data dimasukan secara serial sama artinya seperti yang didiskusikan dalam seksi terakhir.Perbedaanya adalah cara dimana bit-bit data dipindahkan dari register. Sekali data disimpan, setiap bit muncul pada masing-masing baris keluarannya, dan semua bit-bitnya mampu secara simultan. Sebuah susunan empat-bit register SIPO diperlihatkan di bawah ini.

Dalam animasi dibawah, kita dapat melihat bagaimana 1001 empat-bit bilangan biner digeser pada keluaran-keluaran Q register.

Counter

Counter (pencacah) merupakan register yang mampu menghitung jumlah pulsa detak yang masuk melalui masukan detakannya. Pencacah terdiri dari flip-flop yang diserikan dimana keadaan arus keluaranya ditahan sampai ada clock. Pencacah dapat dibagi menjadi dua tipe, yaitu : Synchronous dan Asynchonous, dimana keduanya dibedakan dengan bagaimana cara diclock.

Pencacah Asynchonous didisain dengan menggunakan flip-flop pada keadaan toggle. Flip-flop JK atau D dapat dibuat kedalam keadaan toggle. Flip-flop JK dapat dibuat dalam keadaan toggle dengan menghubungkan kedua input J dan K pada logika 1(high) .Sedangkan untuk flip-flop tipe D, dapat dibuat dalam keadaan toggle dengan menghubungkan keluaran Q’ kembali ke input. Pencacah asynchonous bekerja dengan mengkaskade seri flip-flop dalam keadaan toggle secara bersamaan. Keluaran tiap-tiap flip-flop digunakan sebagai clock untuk flip-flop berikutnya secara berurutan. Hal ini menyebabkan flip-flop berubah secara asynchonous, seperti gelombang. Pencacah asynchonous lebih dikenal sebagai pencacah ripple.

                      Ripple Counter

Gambar di atas memperlihatkan sebuah ripple counter (pencacah riak) yang dibangun dengan flip-flop JK. Karena masukan J dan K terpasang pada tingkat tegangan tinggi, maka setiap flip-flop akan mengalami toggle ketika masukan detak menerima tepi negatif pulsa.

Cara Kerja Ripple Counter 

Jika CLR rendah, semua flip-flop akan direset dan menghasilkan kata digital Q3Q2Q1Q0 = 0000. Jika CLR kembali pada logika tinggi, pencacah telah siap melaksanakan operasi. Karena flip-flop paling kanan menerima pulsa detak secara langsung, maka Q0 akan mengalami toggle sekali setiap tepi negatif pulsa detak. 

Jika CLR rendah, semua flip-flop akan direset dan menghasilkan kata digital Q3Q2Q1Q0 = 0000. Jika CLR kembali pada logika tinggi, pencacah telah siap melaksanakan operasi. Karena flip-flop paling kanan menerima pulsa detak secara langsung, maka Q0 akan mengalami toggle sekali setiap tepi negatif pulsa detak. 

Controlled Ripple Counter

Sebuah pencacah riak terkendali hanya akan mencacah pulsa-pulsa detak. Sinyal COUNT mengendalikan operasi pencacah.

Cara Kerja Controlled Ripple Counter  Jika COUNT rendah, masukan J dan K akan menjadi rendah. Ini menyebabkan semua flip-flop tertahan dalam keadaan sebelumnya meskipun pulsa-pulsa detak terus memasuki pencacah, Bila COUNT tinggi, masukan J dan K ikut menjadi tinggi. Dalam hal ini pencacah akan bekerja sebagaimana telah dibahas sebelumnya, yakni setiap tepi negatif dari pulsa detak akan menambah 1 hitungan pada pencacah.

                    Synchronous Counter

Pada pencacah riak, waktu tunda propagasi total adalah ntp . Ini menyebabkan pencacah riak terlalu lambat untuk beberapa pemakaian tertentu. Guna mengatasi masalah tersebut, dapat menggunakan sebuah synchronous counter (pencacah sinkron).

Cara Kerja Synchronous Counter

• CLR yang rendah akan mereset pencacah menjadi Q = 0000 
• Ketika sinyal CLR kembali pada keadaan tinggi, pencacah siap beroperasi. 
• Tepi positif dari pulsa detak yang pertama akan mengisi Q0 untuk menghasilkan Q = 0001. 
• Pada saat tibanya tepi positif yang kedua, Q1 dan Q0 secara serempak mengalami toggle dan kata keluaran menjadi Q = 0010. 
• Tepi positif ketiga menaikkan cacahan menjadi Q = 0011, dst. Keuntungan dari pencacah sinkron terletak pada kecepatannya. 
• Pencacah ini hanya membutuhkan satu kali waktu tunda propagasi dalam menghasilkan cacahan biner yang tepat sesudah tibanya tepi sinyal detak. Controlled S

            Controlled Synchronous Counter

Pada pencacah sinkron terkendali, sinyal COUNT yang rendah membuat semua flip-flop menjadi tidak aktif. Bila COUNT dijadikan tinggi, rangkaian akan berfungsi sebagai pencacah sinkron. Artinya, setiap tepi positif dari detak akan menaikkan satu angka cacahan. 

Ring Counter

Sebuah pencacah lingkar (putar) tidak mencacah dengan bilangan biner tapi bekerja dengan kata-kata yang hanya memiliki satu bit tinggi. Pencacah ini berguna untuk mengendalikan suatu deretan operasi, karena kita dapat mengaktifkan pada setiap saat hanya satu di antara beberapa piranti yang ada. 

Cara Kerja Ring Counter 

• Jika CLR rendah dan kemudian menjadi tinggi lagi, maka kata keluaran pertama adalah Q = 0001. 
• Tepi pulsa detak yang pertama menggeser bit paling kiri (MSB) ke dalam posisi paling kanan (LSB). Bit-bit yang lain bergeser ke kiri satu posisi sehingga keluaran menjadi Q = 0010. 
• Tepi positif yang kedua menyebabkan operasi pemutaran ke kiri berikutnya, sehingga keluaran menjadi Q = 0100.
• Demikian seterusnya hingga tepi positif ke empat memulai siklus yang sama, karena pemutaran ke kiri menghasilkan 0001.

Mod-10 Counter

Sebuah pencacah modulus-10 mencacah dari 0000 hingga 1001. Pada pulsa detak ke sepuluh, pencacah membangkitkan sinyal CLR-nya sendiri dan angka pencacahan melompat kembali ke 0000. Pencacah mod-10 dikenal juga sebagai rangkaian pembagi-10. 

Down Counter

Cara Kerja Down Counter 

• Mula-mula preset PRE berupa sinyal rendah dan menghasilkan kata keluaran Q = 1111.  
• Pada waktu PRE menjadi tinggi, operasi akan dimulai. Perhatikan bahwa Q0 mengalami satu kali toggle pada setiap pulsa detak. 
• Pulsa detak yang pertama hanya menghasilkan satu toggle negatif (perubahan dari 1 ke 0) dalam Q0 sehingga kata keluaran menjadi Q = 1110. 
• Pulsa detak yang kedua menghasilkan satu toggle positif dalam Q0 , dan mengakibatkan toggle satu toggle negatif pada Q1 . Hasilnya adalah Q = 1101.
• Pada pulsa detak yang ketiga, Q0 mengalami toggle negatif, dan Q = 1100. Pada pulsa detak yang ke-empat, Q0 mengalami toggle positif, Q1 mengalami toggle positif dan Q2 mengalami toggle negatif. Hasilnya adalah Q = 1011. Demikian seterusnya hingga Q = 0000.
• Pada pulsa detak berikutnya, seluruh flip-flop mengalami poggle positif dan menghasilkan angka cacahan Q = 1111. Selanjutnya siklus yang sama akan berulang kembali.
• 
  

Up-Down Counter

Cara Kerja Up-Down Counter 

Cara Kerja Up-Down Counter Jika sinyal UP merupakan tingkat logika rendah, Q2 , Q1 dan Q0 akan disalurkan ke masukanmasukan detak, dan ini akan menghasilkan pencacahan turun. Di pihak lain, apabila UP tinggi, Q2 , Q1 dan Q0 akan menggerakkan masukan-masukan detak dan rangkaian menjadi sebuah pencacah naik.